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多層堆疊高 Q值螺旋電感的設計
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個在下述的 spiral電感的 case 將更嚴重。
(3)Spiral看成是 solenoid電感變形的極限
將上述變形的 solenoid 電感，予以壓
扁，吾人可得一個如圖 3的 2D的 spiral電感
的結構。
圖 3
   如前所述，內圈 loop 的磁場一正一負，對
外圈的磁通貢獻就小，所以M 小，另外在
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圖 8(a)為方形電感結構(n=6，w=6um，s=6um)
之模擬電感值，基底損耗 Loss tangent (LT) 從
0.01到 10。
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圖 8(b)為方形電感結構(n=6，w=6um，s=6um)
之模擬電感 Q值，基底損耗 Loss tangent (LT)
從 0.01到 10。
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圖 9(a)為圖 5 之結構把Metal3 (M3)和Metal2 
(M2)用 via連接，n=6，w=s=6um，之模擬電
感值，基底損耗 LT從 0.01到 10。
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圖 9(b)為圖 5之結構把Metal3 (M3)和Metal2 
(M2)用 via連接，n=6，w=s=6um，之模擬電
感 Q值，基底損耗 LT從 0.01到 10。
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圖 10(a)為方形電感結構(n=8，w=10um，s=2um)




之模擬電感 Q值，LT從 0.01到 10。
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圖 11(b)為圖 4-9 方形電感結構 (n=8，
w=10um，s=2um)，金屬線分割，細線之間的
距離為 0.2um之模擬電感 Q值，基底損耗 LT
從 0.01到 10。
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圖 12(a)為圖 4-20 spiral array結構，w=6 um，
s=6 um，之模擬電感值，基底損耗 LT從 0.01
到 10。
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圖 12(b)為圖 4-20 spiral array結構，w=6 um，
s=6 um，之模擬電感 Q值，基底損耗 LT從 0.01
到 10。
Abstract:
In this report, the characteristics of planar spiral 
inductors on RFIC silicon substrate are studied. Using 
a full wave electromagnetic simulator, we are able to 
observe the performance of different inductor 
structures on various lossy silicon substrates. A 
multilevel interconnect structure is constructed by 
using a bulk via to connect the metal strips on 
different layers such that the wire ohmic loss is 
reduced and the quality factor is improved. A multiple 
current path structure is proposed to reducing the 
current crowding effect on metal strips, especially in 
the center area, such that the wire ohmic loss is 
reduced and the quality factor is improved, too. A 
spiral array structure is invented to reduce the 
magnetic field into the lossy silicon substrate such that 
the substrate loss is reduced and the quality factor is 
improved.
